(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-281890

(43)公開日 平成7年(1995)10月27日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 9/305

9/30

350 A

G06F 9/30

340 E

審査請求 未請求 請求項の数6 OL (全 12 頁)

(21)出願番号

特願平6-68731

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(22)出願日 平成6年(1994)4月6日

(72) 発明者 伊藤 栄

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(74)代理人 弁理士 河野 登夫

# (54) 【発明の名称】 命令セット及びそのマイクロコンピュータによる実行方法

#### (57)【要約】

【目的】 各命令の操作対象のオペランドサイズが複数 である場合にも、使用可能な命令の数を可能な限り多く し、またプログラミングの際の負担を軽減し得る命令セット及びそのマイクロコンピュータによる実行方法を提供する。

【構成】 それぞれに一意にコードが割り付けられており、あるサイズのオペランドに対してそれぞれ所定の操作を実行する複数の命令にて構成された第1命令サブセットIS1と、それぞれに第1命令サブセットIS1の同一の操作を実行する命令のコードが下位コードとして割り付けられており、上位コードとしてそれぞれに共通の接頭コードが付加された複数の命令にて構成された第2命令サブセットIS2とで構成された命令セットをフラグレジスタの内容に応じて各命令サブセットIS1, IS2が扱うオペランドサイズを指定するように実行する。

	ISI	182
ニーモニック	第1命令サブセット 命令コード(2進表示)	第2命令サブセット 命令コード(2進表示)
ADD	00000000	11111111 00000000
SBB	00000001	11111111 00000001
AND	00000010	11111111 00000010
:		

\*\*ただし、"11111111"は第1命令サブセットの 命令コードとしては使用出来ない

#### 【特許請求の範囲】

【請求項1】 複数のサイズのオペランドを操作する複 数の命令にて構成されたマイクロコンピュータの命令セ ットであって、

1

前記複数のサイズの内のいずれかのサイズのオペランド に対してそれぞれ所定の操作を実行すると共に、それぞ れに異なるコードが割り付けられた複数の命令にて構成 された基本命令セットと、

前記複数のサイズの内のいずれかのサイズのオペランド に対してそれぞれ所定の操作を実行すると共に、それぞ 10 ードがとして割り付けられると共に上位コードとして共 れに下位コードとして前記基本命令セットの同一の操作 を実行する命令のコードが割り付けられており、上位コ ードとしてそれぞれに共通の接頭コードが付加された複 数の命令にてそれぞれが構成された第2の命令セットを 含む複数の命令セットとで構成されたことを特徴とする マイクロコンピュータの命令セット。

【請求項2】 第1または第2のサイズのオペランドを 操作する複数の命令にて構成されたマイクロコンピュー 夕の命令セットであって、

第1または第2のサイズのオペランドに対してそれぞれ 20 所定の操作を実行すると共に、それぞれに異なるコード が割り付けられた複数の命令にて構成された第1の命令 セットと、

第1または第2のサイズのオペランドに対してそれぞれ 所定の操作を実行すると共に、それぞれに下位コードと して前記第1の命令セットの同一の操作を実行する命令 のコードが割り付けられており、上位コードとして共通 の接頭コードが付加された複数の命令にて構成された第 2の命令セットとで構成されたことを特徴とするマイク ロコンピュータの命令セット。

【請求項3】 第1のデータ格納場所に格納されたデー タと第2のデータ格納場所に格納されたデータとの間で 演算を実行して演算結果を前記第1または前記第2のデ ータ格納場所に格納する複数の命令にて構成されたマイ クロコンピュータの命令セットであって、

第1のデータ格納場所に格納されたデータと第2のデー タ格納場所に格納されたデータとの間でそれぞれ所定の 演算を実行して演算結果を前記第1または第2のデータ 格納場所に格納すると共に、それぞれに異なるコードが 割り付けられた複数の命令にて構成された第1の命令セ 40 ットと、

第1のデータ格納場所に格納されたデータと第2のデー タ格納場所に格納されたデータとの間でそれぞれ所定の 演算を実行して演算結果を前記第1または第2のデータ 格納場所に格納すると共に、それぞれに下位コードとし て前記第1の命令セットの同一の演算を実行する命令の コードが割り付けられており、上位コードとして共通の 接頭コードが付加された複数の命令にて構成された第2 の命令セットとで構成されたことを特徴とするマイクロ コンピュータの命令セット。

【請求項4】 その内容を任意に設定可能なフラグレジ スタを備え、複数のサイズのオペランドを操作する複数 の命令にて構成された命令セットのマイクロコンピュー タによる実行方法であって、

それぞれに割り付けられた異なるコードを有し、前記複 数のサイズの内のいずれかのサイズのオペランドに対し てそれぞれ所定の操作を実行する複数の命令にて構成さ れた基本命令セットと、

それぞれに下位コード前記基本命令セットの各命令のコ 通の接頭コードが付加されたコードを有し、付加されて いる接頭コードの内容に対応して前記複数のサイズの内 のいずれかのサイズのオペランドに対して下位コードが 同一の前記基本命令セットの命令と同一の操作を実行す る複数の命令にてそれぞれが構成された複数の命令セッ トとを、前記各命令セットが、前記フラグレジスタの内 容と、接頭コードの有無、または付加されている接頭コ ードの内容とに応じてそれぞれ異なるサイズのオペラン ドを操作するようにしたことを特徴とする命令セットの マイクロコンピュータによる実行方法。

【請求項5】 その内容を任意に設定可能な1ビットの フラグレジスタを備え、第1のサイズまたは第2のサイ ズのオペランドを操作する複数の命令にて構成された命 令セットのマイクロコンピュータによる実行方法であっ て、

それぞれに割り付けられた異なるコードを有し、第1ま たは第2のサイズのオペランドに対してそれぞれ所定の 操作を実行する複数の命令にて構成された第1の命令セ ットと、

30 それぞれに下位コードとして前記第1の命令セットの各 命令のコードが割り付けられると共に上位コードとして 共通の接頭コードが付加されたコードを有し、第1また は第2のサイズのオペランドに対して下位コードが同一 の前記第1の命令セットの命令と同一の操作を実行する 複数の命令にて構成された第2の命令セットとを、

前記フラグレジスタの内容が第1の状態にある場合は、 前記第1の命令セットの各命令が第1のサイズのオペラ ンドを操作し、前記第2の命令セットの各命令が第2の サイズのオペランドを操作するように、

また、前記フラグレジスタの内容が第2の状態にある場 合は、前記第1の命令セットの各命令が第2のサイズの オペランドを操作し、前記第2の命令セットの各命令が 第1のサイズのオペランドを操作するようにしたことを 特徴とする命令セットのマイクロコンピュータによる実

【請求項6】 その内容を任意に設定可能な1ビットの フラグレジスタを備え、第1のデータ格納場所に格納さ れたデータと第2のデータ格納場所に格納されたデータ との間で演算を実行して演算結果を前記第1または前記 50 第2のデータ格納場所に格納する複数の命令にて構成さ

れた命令セットのマイクロコンピュータによる実行方法 であって、

それぞれに割り付けられた異なるコードを有し、第1の データ格納場所に格納されたデータと第2のデータ格納 場所に格納されたデータとの間でそれぞれ所定の演算を 実行して演算結果を前記第1または第2のデータ格納場 所に格納する複数の命令にて構成された第1の命令セッ トと、

それぞれに下位コードとして前記第1の命令セットの各 命令のコードが割り付けられると共に上位コードとして 10 場所に格納される。 共通の接頭コードが付加されたコードを有し、第1のデ ータ格納場所に格納されたデータと第2のデータ格納場 所に格納されたデータとの間で下位コードが同一の前記 第1の命令セットの命令と同一の演算を実行して演算結 果を前記第1または第2のデータ格納場所に格納する複 数の命令にて構成された第2の命令セットとを、

前記フラグレジスタの内容が第1の状態にある場合は、 前記第1の命令セットの各命令は演算結果を前記第1の 格納場所に格納し、前記第2の命令セットの各命令は演 算結果を前記第2の格納場所に格納するように、

また、前記フラグレジスタの内容が第2の状態にある場 合は、前記第1の命令セットの各命令は演算結果を前記 第2の格納場所に格納し、前記第2の命令セットの各命 令は演算結果を前記第1の格納場所に格納するようにし たことを特徴とする命令セットのマイクロコンピュータ による実行方法。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明はマイクロコンピュータの 命令セットに関し、またそのマイクロコンピュータによ 30 る。 る実行方法に関する。

#### [0002]

【従来の技術】従来の技術の一例として、8ビット長と 16ビット長との二つのオペランドサイズを処理すること が可能な命令セット及びそのマイクロコンピュータによ る実行方法について以下に説明する。たとえば、マイク ロコンピュータに記憶された命令によりレジスタの内容 とメモリの内容とを加算してその結果を元のレジスタに 格納する場合のデータの移動状態を図4及び図5の模式 図に示す。なお、通常のマイクロコンピュータではメモ 40 リアドレスは8ビット単位で割り付けられているが、16 ビット長のオペランドを処理可能な場合にはレジスタは 16ビット幅を有する。

【0003】オペランドサイズが8ビットである場合に は、図4に示されているように、第1のソースオペラン ドとして16ビット長のレジスタRG1 の下位側の8ビット の内容が被加数に、第2のソースオペランドとしてメモ リMの指定されたメモリアドレスに格納されている8ビ ットのデータが加数にそれぞれなって両者が加算され、 デスティネーションオペランドとしての8ビットの加算 50 し、そのように命令コード長を長くした場合には、プロ

結果はレジスタRG1 の下位側の8ビット、即ち被加数の 元の格納場所に格納される。

【0004】一方、オペランドサイズが16ビットである 場合には、図5に示されているように、16ビット長のレ ジスタRG2 の全体の内容が被加数に、メモリMの指定さ れたメモリアドレスとそれに連続するもう一つのメモリ アドレスとの双方に格納されている合計16ビットのデー タが加数にそれぞれなって両者が加算され、16ビットの 加算結果はレジスタRG2 の全体、即ち被加数の元の格納

【0005】このように、同一の操作であっても異なる オペランドサイズを処理する場合、たとえば上述のよう なオペランドサイズが8ビット長または16ビット長のい ずれかを処理する場合には、それぞれに対応した命令が 必要になる。そして、そのような命令が複数、マイクロ コンピュータにより実行される場合には以下の二通りの 手法が考えられる。

【0006】その第1は、8ビット長のオペランドのみ を操作する命令と、16ビット長のオペランドのみを操作 20 する命令とをそれぞれ全く異なる命令としてそれぞれに 異なる命令コード、換言すれば一意に命令コードを割り 当てる手法である。

【0007】具体的には、図6の命令セットの模式図に 示されているように、たとえば加算命令では、8ビット オペランド用には命令コードとして"00000000"が割り 当てられたニーモニック"ADD.B"で示されている専用 の加算命令が用意され、16ビットオペランド用には命令 コードとして"00000001"が割り当てられたニーモニッ ク"ADD.W"で示されている専用の加算命令が用意され

【0008】なお、ニーモニックの末尾の"B"はオペ ランドがバイトサイズ、即ち8ビット長であることを、 また"W"はオペランドがワードサイズ、即ち16ビット 長であることをそれぞれ示している。

【0009】また、減算命令では、8ビットオペランド 用には命令コードとして"00000010"が割り当てられた ニーモニック"SUB.B"で示されている専用の減算命令 が用意され、16ビットオペランド用には命令コードとし て"00000011"が割り当てられたニーモニック"SUB.₩ "で示されている専用の減算命令が用意される。

【0010】この第1の手法では、オペランドサイズは 異なるものの、基本的には全く同一の操作内容の命令に 対して二種類の命令コードを割り当てる必要がある。従 って、各命令コード長をたとえば8ビット長とした場合 には、最大で 256個使用可能な命令コードが8ビット長 用と16ビット長用とに二分されて実質的には 128種類の 命令が使用可能になる。但し、命令コードを16ビット長 とした場合には、命令コードが8ビット長である場合に 比して更に多数の命令コードが使用可能になる。しか

グラムサイズ、即ちプログラムのデータ量が大きくなっ てそれを格納するためのマイクロコンピュータのメモリ も大容量が必要になり、また処理速度が遅くなる等の新 たな問題が生じる。

【0011】第2の手法は、一つの操作内容に対して命 令コードを一つのみ割り当て、オペランドサイズが8ビ ットであるかまたは16ビットであるかは1ビットのフラ グレジスタにより指示する手法である。この場合、たと えばフラグレジスタの内容が"1"であればいずれの命 令を実行した場合にもオペランドサイズとしては8ビッ 10 ト長が指定され、フラグレジスタの内容が"0"であれ ばいずれの命令を実行した場合にもオペランドサイズと しては16ビット長が指定されるようにする。

【0012】具体的には、図7の模式図に示されている ように、たとえば加算命令では、命令コードとして"00 000000"が割り当てられたニーモニック"ADD"で示さ れている加算命令のみが用意され、8ビットオペランド を処理する場合にはフラグレジスタの内容が"1"に設 定され、16ビットオペランドを処理する場合にはフラグ レジスタの内容が"0"に設定される。また、減算命令 20 では、命令コードとして"00000001"が割り当てられた ニーモニック"SUB"で示されている減算命令のみが用 意され、8ビットオペランドを処理する場合にはフラグ レジスタの内容が"1"に設定され、16ビットオペラン ドを処理する場合にはフラグレジスタの内容が"0"に 設定される。

【0013】このような第2の手法では、命令コード長 が8ビットであっても実質的に256種類の命令が使用可 能になるが、フラグレジスタを"1"または"0"にセ ット, リセットする命令が別途必要になる。また、プロ 30 グラミングに際しては、プログラマはフラグレジスタが いずれの値になっているかということを常時念頭に置い ておかなければ正しいプログラムを作成することが出来 ない等の問題が生じる。

【0014】次に、従来の技術の他の例としてたとえ ば、レジスタの内容とメモリの内容とにある演算、たと えば加算をを行なってその結果を元のレジスタ、または メモリに格納する場合のデータの移動状態を図8及び図 9の模式図に示す。

【0015】演算結果がレジスタに格納される場合には 40 図8に示されているように、第1のソースオペランドと して8ビット長のレジスタRG3の内容が被加数に、第2 のソースオペランドとしてメモリMの指定されたメモリ アドレスに格納されている8ビットのデータが加数にそ れぞれなって両者が加算され、デスティネーションオペ ランドとしての8ビットの加算結果はレジスタRG3、即 ち被加数の元の格納場所(第1のソースオペランド)に 格納される。

【0016】一方、演算結果がメモリに格納される場合

ンドとしてレジスタRG3 の内容が被加数に、第2のソー スオペランドとしてメモリMの指定されたメモリアドレ スに格納されている8ビットのデータが加数にそれぞれ なって両者が加算され、デスティネーションオペランド としての8ビットの加算結果はメモリM、即ち加数の元 の格納場所(第2のソースオペランド)に格納される。

【0017】このように、同一の演算であっても演算結 果の格納先、即ちデスティネーションが異なる処理を行 なう場合、たとえば上述のようなデスティネーションが 第1のソースオペランドとしてのレジスタである場合と 第2のソースオペランドとしてのメモリである場合との いずれかの処理を行なう場合には、それぞれに対応した 命令が必要になる。そして、そのような命令が複数、マ イクロコンピュータにより実行される場合には以下の二 通りの手法が考えられる。

【0018】その第1は、デスティネーションオペラン ドが第1のソースオペランドである命令と、デスティネ ーションオペランドが第2のソースオペランドである命 令とをそれぞれ全く異なる命令としてそれぞれに一意に 命令コードを割り当てる手法である。

【0019】具体的には、図10の模式図に示されている ように、たとえば加算命令では、デスティネーションが 第1ソース (レジスタ) である命令用には命令コードと して"00000000"が割り当てられたニーモニック"ADD. 1"で示されている専用の加算命令が用意され、デステ ィネーションが第2ソース(メモリ)である命令用には 命令コードとして"00000001"が割り当てられたニーモ ニック"ADD.2"で示されている専用の加算命令が用意 される。

【0020】なお、ニーモニックの末尾の"1"はデス ティネーションが第1ソース、即ちレジスタであること を、また"2"はデスティネーションが第2ソース、即 ちメモリであることをそれぞれ示している。

【0021】また、減算命令では、デスティネーション が第1ソースである命令用には命令コードとして"0000 0010"が割り当てられたニーモニック"SUB.1"で示さ れている専用の減算命令が用意され、デスティネーショ ンが第2ソースである命令用には命令コードとして"00 000011"が割り当てられたニーモニック"SUB.2 "で示 されている専用の減算命令が用意される。

【0022】この第1の手法では、デスティネーション は異なるものの基本的には全く同一の操作内容の命令に 対して二種類の命令コードを割り当てる必要があり、前 述のオペランドサイズが異なる場合の第1の手法と同様 の問題が生じる。

【0023】第2の手法は、一つの操作内容に対して命 令コードを一つのみ割り当て、デスティネーションが第 1ソースであるかまたは第2ソースであるかは1ビット のフラグレジスタにより指示する手法である。この場 には、図9に示されているように、第1のソースオペラ 50 合、たとえばフラグレジスタの内容が"1"であればオ ペランドソースが二つ有るいずれの命令を実行した場合にもデスティネーションとしては第1ソースが指定され、フラグレジスタの内容が"0"であればいずれの命令を実行した場合にもデスティネーションとしては第2ソースが指定されるようにする。

【0024】具体的には、図11の模式図に示されているように、たとえば加算命令では、命令コードとして"0000000"が割り当てられたニーモニック"ADD "で示されている加算命令のみが用意され、デスティネーションが第1ソースである命令を処理する場合にはフラグレジスタの内容が"1"に設定され、デスティネーションが第2ソースである命令を処理する場合にはフラグレジスタの内容が"0"に設定される。また、減算命令では、命令コードとして"00000001"が割り当てられたニーモニック"SUB"で示されている減算命令のみが用意され、デスティネーションが第1ソースである命令を処理する場合にはフラグレジスタの内容が"1"に設定され、デスティネーションが第2ソースである命令を処理する場合にはフラグレジスタの内容が"0"に設定される。

【0025】このような第2の手法では、命令コード長が8ビットであっても実質的に256種類の命令が使用可能になるが、前述のオペランドサイズが異なる場合の第2の手法と同様の問題が生じる。

### [0026]

【発明が解決しようとする課題】このように、従来のマイクロコンピュータの命令セットでは、実質的に同一の操作,演算を実行する際に、オペランドサイズが複数である場合、あるいは演算結果の格納場所が複数である場合にはそれぞれに対応した命令を用意するか、またはフラグレジスタの設定値によりいずれかを選択するようにしていた。このため、前者では設定可能な命令の数に比して使用可能な命令の数が実質的には1/2あるいはそれ以下になり、後者ではプログラミングに際してプログラマの負担が大きいという問題があった。

【0027】本発明はこのような事情に鑑みてなされたものであり、各命令の操作対象のオペランドサイズが複数である場合にも、また演算結果の格納場所が複数である場合にも、使用可能な命令の数を設定可能な命令の数に実質的に等しくすることを可能とし、またプログラミングの際のプログラマの負担を軽減し得る命令セット及びそのマイクロコンピュータによる実行方法の提供を目的とする。

# [0028]

【課題を解決するための手段】本発明の命令セットの第 1の発明は、それぞれに一意にコードが割り付けられて おり、あるサイズのオペランドに対してそれぞれ所定の 操作を実行する複数の命令にて構成された基本命令セッ トと、それぞれに基本命令セットの同一の操作を実行す る命令のコードが下位コードとして割り付けられてお り、上位コードとしてそれぞれに共通の接頭コードが付加された複数の命令にて構成された第2の命令セットを含む複数の命令セットとで構成されている。

8

【0029】本発明の命令セットの第2の発明は、それぞれに一意にコードが割り付けられており、あるサイズのオペランドに対してそれぞれ所定の操作を実行する複数の命令にて構成された第1の命令セットと、それぞれに第1の命令セットの同一の操作を実行する命令のコードが下位コードとして割り付けられており、上位コードとしてそれぞれに共通の接頭コードが付加された複数の命令にて構成された第2の命令セットとで構成されている。

【0030】本発明の命令セットの第3の発明は、それぞれに一意にコードが割り付けられており、第1のデータ格納場所に格納されたデータと第2のデータ格納場所に格納されたデータとの間でそれぞれ所定の演算を実行して演算結果を第1または第2のデータ格納場所に格納する複数の命令にて構成された第1の命令セットと、それぞれに第1の命令セットの同一の操作を実行する命令のコードが下位コードとして割り付けられており、上位コードとしてそれぞれに共通の接頭コードが付加された複数の命令にて構成された第2の命令セットとで構成されている。

【0031】本発明の命令セットのマイクロコンピュータによる実行方法の第1の発明は、その内容を任意に設定可能なフラグレジスタを備え、複数のサイズのオペランドを操作する複数の命令を実行する場合に、前述の命令セットの第1の発明の各命令セットをそれぞれが、フラグレジスタの内容と、接頭コードの有無、または付加されている接頭コードの内容とに応じてそれぞれ異なるサイズのオペランドを操作するように実行する。

【0032】本発明の命令セットのマイクロコンピュータによる実行方法の第2の発明は、その内容を任意に設定可能な1ビットのフラグレジスタを備え、複数のサイズのオペランドを操作する複数の命令を実行する場合に、前述の命令セットの第2の発明の第1及び第2の命令セットを、フラグレジスタの内容が第1の状態にある場合は、第1の命令セットの各命令が第1のサイズのオペランドを操作し、第2の命令セットの各命令が第2のサイズのオペランドを操作するように、またフラグレジスタの内容が第2の状態にある場合は、第1の命令セットの各命令が第2のサイズのオペランドを操作し、第2の命令セットの各命令が第1のサイズのオペランドを操作し、第2の命令セットの各命令が第1のサイズのオペランドを操作するように実行する。

【0033】本発明の命令セットのマイクロコンピュータによる実行方法の第3の発明は、その内容を任意に設定可能な1ビットのフラグレジスタを備え、第1のデータ格納場所に格納されたデータと第2のデータ格納場所に格納されたデータとの間で演算を実行して演算結果を50 第1または第2のデータ格納場所に格納する複数の命令

10

を実行する場合に、前述の命令セットの第2の発明の第 1及び第2の命令セットを、フラグレジスタの内容が第 1の状態にある場合は、第1の命令セットの各命令は演 算結果を第1の格納場所に格納し、第2の命令セットの 各命令は演算結果を第2の格納場所に格納するように、 またフラグレジスタの内容が第2の状態にある場合は、 第1の命令セットの各命令は演算結果を第2の格納場所 に格納し、第2の命令セットの各命令は演算結果を第1 の格納場所に格納するように実行する。

## [0034]

【作用】本発明の命令セットの第1の発明では、基本命令セット以外の複数の命令セットのそれぞれにおいては、基本命令セットが対象とするサイズとはそれぞれ異なるサイズのオペランドに対して基本命令セットの各命令のコードと同一の下位コードを有している命令が同一の操作を実行する。

【0036】本発明の命令セットの第3の発明では、第2の命令セットにおいては、第1の命令セットの各命令のコードと同一の下位コードを有している命令が同一の演算を実行し、第1の命令セットの各命令が演算結果を第1のデータ格納場所に格納するのであれば第2の格納場所に、第1の命令セットの各命令が演算結果を第2のデータ格納場所に格納するのであれば第1の格納場所に格納する。

【0037】本発明の命令セットのマイクロコンピュー 30 タによる実行方法の第1の発明では、フラグレジスタの内容と、接頭コードの有無,または付加されている接頭コードの内容とに応じて各命令セットの下位コードが同一の命令が異なるサイズのオペランドに対して同一の操作を実行する。

【0038】本発明の命令セットのマイクロコンピュータによる実行方法の第2の発明では、フラグレジスタの内容と接頭コードの内容とに応じて第1と第2の命令セットの下位コードが同一の命令が異なるサイズのオペランドに対して同一の操作を実行する。

【0039】本発明の命令セットのマイクロコンピュータによる実行方法の第3の発明では、フラグレジスタの内容と接頭コードの内容とに応じて第1と第2の命令セットの下位コードが同一の命令が第1のデータ格納場所に格納されたデータとの間で同一の演算を実行して演算結果をそれぞれ異なるデータ格納場所に格納する。

# [0040]

【実施例】以下、本発明をその実施例を示す図面に基づいて詳述する。図1は本発明の命令セットの各命令に割 50

り付けられている命令コードを示す模式図である。

【0041】本発明の命令セットはたとえば8ビットオペランドと16ビットオペランドとの二種類のサイズのオペランドを処理する場合には二組の命令サブセットが用意される。具体的には、本実施例では、図1において参照符号IS1にて示されている基本命令セットとしての第1命令サブセットと、参照符号IS2で示されている第2命令サブセットとが用意される。

【0042】第1命令サブセットIS1は、一つの操作に 10 対して一つの命令コードが割り当てられている。この第 1命令サブセットIS1では、命令コードは8ビット長で あるので、最大で256個(種類)の命令をマイクロコン ピュータに記憶させて実行させることが可能になる。

【0043】また、第2命令サブセットIS2の各命令コードは第1命令サブセットIS1の各命令コードに8ビット長の適当な接頭語、たとえば"111111111"を付加して構成されている。従って、第2命令サブセットIS2の各命令コードは16ビット長になる。但し、第2命令サブセットIS2の接頭語として使用されるコードは第1命令サブセットIS1の命令コードとしては使用できない。具体的には、本実施例では第2命令サブセットIS2の接頭語として"11111111"が使用されるため、第1命令サブセットIS1の命令コードとして"11111111"を使用することはできない。

【0044】更に、上述のような命令セットのマイクロコンピュータによる実行方法の第1の実施例として、1ビットのフラグレジスタが使用される。そして、図2に示されているように、フラグレジスタの内容が"0"である場合には、第1命令サブセットIS1の各命令のオペランドサイズは8ビット長として処理され、また同時に第2命令サブセットIS2の各命令のオペランドサイズは16ビット長として処理される。

【0045】一方、フラグレジスタの内容が"1"である場合には、上述とは逆に、第1命令サブセットIS1の各命令のオペランドサイズは16ビット長として処理され、また同時に第2命令サブセットIS2の各命令のオペランドサイズは8ビット長として処理される。

【0046】従って、プログラマは、自身が作成するプログラムで扱われるオペランドのサイズが主として8ビットである場合にはフラグレジスタの内容が"0"に設定されるようにたとえばプログラムの最初にプログラミングする。そして、それ以降は、主として各命令コードが8ビットで構成される第1命令サブセットIS1を使用してプログラムを作成し、16ビット長のオペランドサイズを扱う命令が必要な場合にのみ、第2命令サブセットIS2の命令を使用してプログラミングを行なう。

【0047】一方、プログラマは、プログラムで扱われるオペランドのサイズが主として16ビットである場合にはフラグレジスタの内容が"1"に設定されるようにたとえばプログラムの最初にプログラミングする。そし

30

12

て、それ以降は、主として各命令コードが8ビットで構 成される第1命令サブセットIS1を使用してプログラム を作成し、8ビット長のオペランドサイズを扱う命令が 必要な場合にのみ、第2命令サブセットIS2の命令を使 用してプログラミングを行なう。

【0048】このように、プログラム中で扱われるオペ ランドのサイズが主として8ビットである場合にはフラ グレジスタを"0"に、16ビットである場合にはフラグ レジスタを"1"にそれぞれセットすることにより、い ずれの場合にも8ビット長の命令コードで構成される第 10 1命令サブセットIS1を主として使用してプログラムを 行なうことが可能になる。従って、第2命令サブセット IS2の16ビット長の命令コードは全く使用されないか、 あるいは使用頻度が非常に低くなるので、プログラムサ イズを小さくすることが可能になり、また命令の実行速 度も高速化される。更に、フラグレジスタの内容をプロ グラムの途中で変更する必要もない。

【0049】なお、上述の本発明の命令セットのマイク ロコンピュータによる実行方法の第1の実施例では、命 令セットは基本命令セットとしての第1命令サブセット IS1と、この第1命令サブセットIS1の各命令の8ビッ トのコードに8ビットのを接頭コード"11111111"が付 加された16ビットのコードを有する命令にて構成される 第2命令サブセットIS2とで構成されているが、各命令 セットに共通の下位コード長、換言すれば第1命令サブ セットIS1のコード長は8ビットに限定されるものでは ない。また、接頭コードは"11111111"に限定されるも のではなく、更に8ビットに限定されるものでもない が、基本の命令セットのコード長と同一ビット数とする ことが望ましい。

【0050】また、第1命令サブセットIS1の各命令の コードに異なる接頭コードを付加することにより、第1 命令サブセットIS1及び第2命令サブセットIS2の他に 更にいくつかの命令サブセットを備え、それぞれの命令 サブセットに異なるサイズのオペランドを操作させるこ とも勿論可能である。なお、そのような場合にも本発明 の趣旨からすれば、基本となる第1命令サブセットIS1 の各命令のコードはあくまでも8ビットで構成し、最も 使用頻度が高いオペランドサイズを第1命令サブセット IS1で操作することが望ましい。

【0051】次に、本発明の命令セットのマイクロコン ピュータによる実行方法の第2の実施例について図面に 基づいて説明する。

【0052】ここでは、図1に示されている8ビットの 命令コードからなる第1命令サブセットIS1と16ビット の命令コードからなる第2命令サブセットIS2とのマイ クロコンピュータによる実行方法の第2の実施例として 図3に示されているように、フラグレジスタの内容が" 0"である場合には、第1命令サブセットIS1の各命令 のデスティネーションオペランド、即ち演算結果の格納 50 セットに共通の下位コード長、換言すれば第1命令サブ

先が第1ソースとして処理され、また同時に第2命令サ ブセットIS2の各命令のデスティネーションオペランド は16ビット長として処理される。

【0053】一方、フラグレジスタの内容が"1"であ る場合には、上述とは逆に、第1命令サブセットIS1の 各命令デスティネーションオペランドは第2ソースとし て処理され、また同時に第2命令サブセットIS2の各命 令のデスティネーションオペランドは第1ソースとして 処理される。

【0054】従ってプログラマは、自身が作成するプロ グラムで扱われるオペランドのデスティネーションが主 として第1ソースである場合にはフラグレジスタの内容 が"0"に設定されるようにたとえばプログラムの最初 にプログラミングする。そして、それ以降は、主として 各命令コードが8ビットで構成される第1命令サブセッ トIS1を使用してプログラムを作成し、デスティネーシ ョンオペランドが第2ソースである命令が必要な場合に のみ、第2命令サブセットIS2の命令を使用してプログ ラミングを行なう。

【0055】一方、プログラマは、プログラムで扱われ るオペランドのデスティネーションが主として第2ソー スである場合にはフラグレジスタの内容が"0"に設定 されるようにたとえばプログラムの最初にプログラミン グする。そして、それ以降は、主として各命令コードが 8ビットで構成される第1命令サブセットIS1を使用し てプログラムを作成し、デスティネーションオペランド が第1ソースである命令が必要な場合にのみ、第2命令 サブセットIS2の命令を使用してプログラミングを行な う。

【0056】このように、プログラム中で扱われる各命 令のデスティネーションオペランドが主として第1ソー スである場合にはフラグレジスタを"0"に、第2ソー スである場合にはフラグレジスタを"1"にそれぞれセ ットすることにより、いずれの場合にも8ビット長の命 令コードで構成される第1命令サブセットIS1を主とし て使用してプログラムを行なうことが可能になる。従っ て、第2命令サブセットIS2の16ビット長の命令コード は全く使用されないか、あるいは使用頻度が非常に低く なるので、プログラムサイズを小さくすることが可能に 40 なり、また命令の実行速度も高速化される。更に、フラ グレジスタの内容をプログラムの途中で変更する必要も

【0057】なお、上述の本発明の命令セットのマイク ロコンピュータによる実行方法の第2の実施例では、命 令セットは基本命令セットとしての第1命令サブセット IS1と、この第1命令サブセットIS1の各命令の8ビッ トのコードに8ビットのを接頭コード"11111111"が付 加された16ビットのコードを有する命令にて構成される 第2命令サブセットIS2とで構成されているが、各命令

セットIS1のコード長は8ビットに限定されるものでは ない。また、接頭コードは"11111111"に限定されるも のではなく、更に8ビットに限定されるものでもない が、基本の命令セットのコード長と同一ビット数とする ことが望ましい。

13

# [0058]

【発明の効果】以上に詳述したように本発明によれば、 各命令の操作対象のオペランドサイズが複数の場合に、 使用可能な命令の数を設定可能な命令の数に実質的に等 しくすることを可能とし、またプログラミングの際のプ 10 ログラマの負担を軽減し得る命令セット及びそのマイク ロコンピュータにろう実行方法が実現される。

【0059】また、本発明によれば、各命令の演算結果 の格納場所が複数の場合に、使用可能な命令の数を設定 可能な命令の数に実質的に等しくすることを可能とし、 またプログラミングの際のプログラマの負担を軽減し得 る命令セット及びそのマイクロコンピュータによる実行 方法が実現される。

## 【図面の簡単な説明】

【図1】 ている命令コードを示す模式図である。

【図2】 本発明の命令セットのマイクロコンピュータ による実行方法の第1の実施例のフラグレジスタの内容 と各命令セットにより操作されるオペランドサイズとの 関係を示す模式図である。

【図3】 本発明の命令セット及びそのマイクロコンピ ュータによる実行方法の第2の実施例のフラグレジスタ の内容と各命令セットによる演算結果の格納先との関係 を示す模式図である。

【図4】 オペランドサイズが8ビットである場合にレ 30

ジスタの内容とメモリの内容とをマイクロコンピュータ により実行される命令により加算してその結果を元のレ ジスタに格納する場合のデータの移動状態を示す模式図 である。

【図 5】 オペランドサイズが16ビットである場合にレ ジスタの内容とメモリの内容とをマイクロコンピュータ により実行される命令により加算してその結果を元のレ ジスタに格納する場合のデータの移動状態を示す模式図 である。

【図6】 異なるサイズのオペランドを操作する場合の 従来の命令セットの一例を示す模式図である。

異なるサイズのオペランドを操作する場合の 【図7】 従来の命令セットの他の例を示す模式図である。

【図8】 レジスタの内容とメモリの内容とをマイクロ コンピュータにより実行される命令により加算してその 結果を元のレジスタに格納する場合のデータの移動状態 を示す模式図である。

【図9】 レジスタの内容とメモリの内容とをマイクロ コンピュータにより実行される命令により加算してその 本発明の命令セットの各命令に割り付けられ 20 結果を元のメモリに格納する場合のデータの移動状態を 示す模式図である。

> 【図10】 レジスタの内容とメモリの内容とを加算し てその結果を元のレジスタに格納する場合の従来の命令 セットの一例を示す模式図である。

> 【図11】 レジスタの内容とメモリの内容とを加算し てその結果を元のメモリに格納する場合の従来の命令セ ットの一例を示す模式図である。

#### 【符号の説明】

IS2

IS1 第1命令サブセット、IS2 第2命令サブセッ 卜。

[図1]

IS1

	8	
ニーモニック	第1命令サブセット 命令コード(2進表示)	第2 <del>命令サ</del> ブセット 命令コード(2進表示)
ADD	00000000	11111111 00000000
SBB	00000001	11111111 00000001
AND	00000010	11111111 00000010
:	:	:

※ただし、"11111111"は第1命令サプセットの 命令コードとしては使用出来ない

【図2】

	オペランドサイズ		
フラグレジスタの値	第1命令サブセット	第2命令サブセット	
0	8ピット	16ピット	
1	16ピット	8ピット	

【図3】


į	デスティネーション		
フラグレジスタの値	第1命令サブセット	第2命令サブセット	
0	第1ソース	第2ソース	
1	第2ソ-ス	第1ソース	

【図4】

# オペランドサイズが8ピット長の場合

# 【図5】

# オペランドサイズが16ピット長の場合




[図6]

【図8】

# デスティネーションが第1ソースの場合

	ニーモニック	オペランドサイズ	命令コード(2進表示)
	ADD. B	パイト(8 ピット長)	00000000
	ADD.W	ワード(16ピット長)	00000001
	SUB.B	パイト(8 ピット長)	00000010
	SUB.W	ワード(16ビット長)	00000011
Į	:	-	




【図7】

ニーモニック	フラグレジスタ	オペランドサイズ	命令コード(2進表示)	
ADD	1	バイト(8 ビット長)	0000000	
ADD	0	ワード(16ピット長)	0000000	
SUB	1	バイト(8ピット長)	00000001	
000	0	ワード(16ビット長)	0000001	
			:	
		· · · · · · · · · · · · · · · · · · ·	<u>                                       </u>	

【図9】

【図10】



## 【図11】

ニーモニック	フラグレジスタ	デスティネーション	命令コード(2進表示)	
ADD	1	第1ソース(レジスタ)	00000000	
	0	第2ソース(メモリ)	0000000	
CUB	1	第1ソース(レジスタ)	00000001	
SUB	0	第2ソース(メモリ)	0000001	
:				

## 【手続補正書】

【提出日】平成7年2月14日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項4

【補正方法】変更

【補正内容】

【請求項4】 その内容を任意に設定可能なフラグレジスタを備え、複数のサイズのオペランドを操作する複数の命令にて構成された命令セットのマイクロコンピュータによる実行方法であって、

それぞれに割り付けられた異なるコードを有し、前記複数のサイズの内のいずれかのサイズのオペランドに対してそれぞれ所定の操作を実行する複数の命令にて構成された基本命令セットと、

それぞれに下位コードとして前記基本命令セットの各命令のコードが割り付けられると共に上位コードとして共通の接頭コードが付加されたコードを有し、付加されている接頭コードの内容に対応して前記複数のサイズの内のいずれかのサイズのオペランドに対して下位コードが同一の前記基本命令セットの命令と同一の操作を実行する複数の命令にてそれぞれが構成された複数の命令セットルを

前記各命令セットが、前記フラグレジスタの内容と、接頭コードの有無,または付加されている接頭コードの内容とに応じてそれぞれ異なるサイズのオペランドを操作するようにしたことを特徴とする命令セットのマイクロコンピュータによる実行方法。

### 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】次に、従来の技術の他の例としてたとえば、レジスタの内容とメモリの内容とにある演算、たとえば加算を行なってその結果を元のレジスタ、またはメ

モリに格納する場合のデータの移動状態を図8及び図9 の模式図に示す。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正内容】

【0031】本発明の命令セットのマイクロコンピュータによる実行方法の第1の発明は、複数のサイズのオペランドを操作する複数の命令を実行する場合に、前述の命令セットの第1の発明の各命令セットをそれぞれが、その内容を任意に設定可能でマイクロコンピュータに備えられたフラグレジスタの内容と、接頭コードの有無、または付加されている接頭コードの内容とに応じてそれぞれ異なるサイズのオペランドを操作するように実行する。

#### 【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 2

【補正方法】変更

【補正内容】

【0032】本発明の命令セットのマイクロコンピュータによる実行方法の第2の発明は、複数のサイズのオペランドを操作する複数の命令を実行する場合に、前述の命令セットの第2の発明の第1及び第2の命令セットを、その内容を任意に設定可能でマイクロコンピュータに備えられたフラグレジスタの内容が第1の状態にある場合は、第1の命令セットの各命令が第1のサイズのオペランドを操作し、第2の命令セットの各命令が第2のサイズのオペランドを操作するように、またフラグレジスタの内容が第2の状態にある場合は、第1の命令セットの各命令が第2のサイズのオペランドを操作し、第2の命令セットの各命令が第1のサイズのオペランドを操作し、第2の命令セットの各命令が第1のサイズのオペランドを操作するように実行する。

### 【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 3

【補正方法】変更

【補正内容】

【0033】本発明の命令セットのマイクロコンピュータによる実行方法の第3の発明は、第1のデータ格納場所に格納されたデータと第2のデータ格納場所に格納されたデータとの間で演算を実行して演算結果を第1または第2のデータ格納場所に格納する複数の命令を実行する場合に、前述の命令セットの第2の発明の第1及び第2の命令セットを、その内容を任意に設定可能でマイクロコンピュータに備えられたフラグレジスタの内容が第1の状態にある場合は、第1の命令セットの各命令は演算結果を第2の格納場所に格納するように、またフラグレジスタの内容が第2の状態にある場合は、第1の命令セットの各命令は演算結果を第2の格納場所に格納し、第2の命令セットの各命令は演算結果を第1の格納場所に格納するように実行する。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 8

【補正方法】変更

【補正内容】

【0048】このように、プログラム中で扱われるオペランドのサイズが主として8ビットである場合にはフラグレジスタを"0"に、16ビットである場合にはフラグレジスタを"1"にそれぞれセットすることにより、いずれの場合にも8ビット長の命令コードで構成される第1命令サブセットIS1を主として使用してプログラムを作成することが可能になる。従って、第2命令サブセットIS2の16ビット長の命令コードは全く使用されないか、あるいは使用頻度が非常に低くなるので、プログラムサイズを小さくすることが可能になり、また命令の実行速度も高速化される。更に、フラグレジスタの内容をプログラムの途中で変更する必要もない。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 9

【補正方法】変更

【補正内容】

【0049】なお、上述の本発明の命令セットのマイクロコンピュータによる実行方法の第1の実施例では、命令セットは基本命令セットとしての第1命令サブセットIS1と、この第1命令サブセットIS1と、この第1命令サブセットIS1の各命令の8ビットのコードに8ビットの接頭コード"11111111"が付加された16ビットのコードを有する命令にて構成される第2命令サブセットIS2とで構成されているが、各命令セットに共通の下位コード長、換言すれば第1命令サブセットIS1のコード長は8ビットに限定されるものではな

い。また、接頭コードは"11111111"に限定されるものではなく、更に8ビットに限定されるものでもないが、基本の命令セットのコード長と同一ビット数とすることが望ましい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 2

【補正方法】変更

【補正内容】

【0052】ここでは、図1に示されている8ビットの命令コードからなる第1命令サブセットIS1と16ビットの命令コードからなる第2命令サブセットIS2とのマイクロコンピュータによる実行方法の第2の実施例として図3に示されているように、フラグレジスタの内容が"0"である場合には、第1命令サブセットIS1の各命令のデスティネーションオペランド、即ち演算結果の格納先が第1ソースとして処理され、また同時に第2命令サブセットIS2の各命令のデスティネーションオペランドは第2ソースとして処理される。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0055

【補正方法】変更

【補正内容】

【0055】一方、プログラマは、プログラムで扱われるオペランドのデスティネーションが主として第2ソースである場合にはフラグレジスタの内容が"1"に設定されるようにたとえばプログラムの最初にプログラミングする。そして、それ以降は、主として各命令コードが8ビットで構成される第1命令サブセットIS1を使用してプログラムを作成し、デスティネーションオペランドが第1ソースである命令が必要な場合にのみ、第2命令サブセットIS2の命令を使用してプログラミングを行なう。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 7

【補正方法】変更

【補正内容】

【0057】なお、上述の本発明の命令セットのマイクロコンピュータによる実行方法の第2の実施例では、命令セットは基本命令セットとしての第1命令サブセットIS1と、この第1命令サブセットIS1の各命令の8ビットのコードに8ビットの接頭コード"11111111"が付加された16ビットのコードを有する命令にて構成される第2命令サブセットIS2とで構成されているが、各命令セットに共通の下位コード長、換言すれば第1命令サブセットIS1のコード長は8ビットに限定されるものではない。また、接頭コードは"11111111"に限定されるものではなく、更に8ビットに限定されるものでもないが、

基本の命令セットのコード長と同一ビット数とすること が望ましい。

【手続補正11】

【補正対象書類名】明細書 【補正対象項目名】 0 0 5 8

【補正方法】変更

【補正内容】

# [0058]

【発明の効果】以上に詳述したように本発明によれば、各命令の操作対象のオペランドサイズが複数の場合に、使用可能な命令の数を設定可能な命令の数に実質的に等しくすることを可能とし、またプログラミングの際のプログラマの負担を軽減し得る命令セット及びそのマイクロコンピュータによる実行方法が実現される。